مدونة الشركة حول شبكة الإمداد LAE5UM-25F-6BG381E المجال قابل للبرمجة بوابة صف IC

شبكة الإمداد LAE5UM-25F-6BG381E المجال قابل للبرمجة بوابة صف IC

وصف المنتج
تم تحسين LAE5UM-25F-6BG381E لتقديم ميزات عالية الأداء مثل بنية DSP محسنة و SerDes عالية السرعة و واجهات متزامنة مصدر عالية السرعة في نسيج FPGA اقتصادي.

السمة
كثافة منطقية أعلى لزيادة تكامل النظام
12K إلى 44K LUT
197 إلى 203 إدخال/إخراج قابل للبرمجة من قبل المستخدم
SerDes المدمج
270 ميجابايت في الثانية، تصل إلى 3.2 جيجابايت في الثانية، واجهة SerDes (ECP5UM للسيارات)
يدعم eDP في RDR (1.62 Gb / s) و HDR (2.7 Gb / s)
ما يصل إلى أربع قنوات لكل جهاز: PCI Express،Ethernet (1GbE، XAUI، وSGMII،) ، وCPRI
بنية شرائح قابلة للخفض بالكامل
12 إلى 160 شرائح لزيادة عالية الأداء وتراكم
عمليات ALU قوية 54 بت
تقسيم الزمن تعدد MAC المشتركة
التدوير والقطع
كل شريحة تدعم
نصف 36 × 36، اثنان 18 × 18 أو أربعة مضاعفات 9 × 9
متقدمة 18 × 36 ماك و 18 × 18 مضاعفة مضاعفة تراكم
العمليات (MMAC)
موارد الذاكرة المرنة
ما يصل إلى 1.944 Mb sysMEMTM متضمنة كتلة ذاكرة الوصول العشوائي (EBR)
194k إلى 351k بت RAM موزعة
sysCLOCK PLLs و DLLs التناظرية
أربعة DLLs وأربعة PLLs في LAE5-45؛ DLLs اثنين وPLLs اثنان في LAE5-25 وLAE5-12
إدخال/خروج متزامن من مصدر تم تصميمه مسبقاً
سجلات DDR في خلايا I/O
وظيفة مخصصة لمستوى القراءة والكتابة
منطق التروس المخصص
دعم المعايير المزامنة من المصدر
إدارة المراقبة والإدارة التشغيلية
أجهزة التحكم بالتحكم بالسرعة العالية (ADC/DAC)